P21738.P03

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant :N. KIDO et al.

Appl No.: Not Yet Assigned

PCT Branch

I.A. Filed: March 29, 2001

PCT/JP01/02637

For

: MATCHED FILTER AND CORRELATION DETECTION METHOD

CLAIM OF PRIORITY

Commissioner of Patents and Trademarks

Washington, D.C. 20231

Sir:

Applicant hereby claims the right of priority granted pursuant to 35 U.S.C. 119 based upon Japanese Application No. 2000-099306, filed March 31, 2000. The International Bureau already should have sent a certified copy of the Japanese application to the United States designated office. If the certified copy has not arrived, please contact the undersigned.

> Respectfully submitted, N. KIDO

Reg. No. 29,027

November 27, 2001 GREENBLUM & BERNSTEIN, P.L.C. 1941 Roland Clarke Place

Reston, VA 20191 (703) 716-1191

THIS PAGE BLANK (USPTO)

明 細 書

(発明の名称)

マッチドフィルタおよび相関検出方法

5

15

20

(技術分野)

本発明は、スペクトル拡散通信方式の同期確立処理において使用されるマッチドフィルタと、マッチドフィルタを用いた相関検出方法に関する。

10 (背景技術)

近年、移動体通信において、周波数利用効率が高く、高速かつ高品質なデータ通信が可能となるスペクトル拡散通信、特にCDMA(符号分割多元接続) 方式が主流になっている。

一つの基地局がカバーするエリアをセル(cell)という。セルの半径を大きくできれば、基地局の数を削減できる。よって、セル半径は、移動通信システムの中では重要な項目であり、実際には、セル半径は、数十kmに及ぶ場合がある。

セル半径が数十kmにもなると、移動体が基地局の近くに位置する場合と、 セルの境界付近に位置する場合とでは、移動体から基地局までの距離が大きく 異なる。したがって、基地局が受信する信号の遅延量は、大幅にばらつく。

CDMA方式の移動体通信において、移動端末機と基地局間で通信を開始する場合には、基地局は、まず、十分な大きさのセル半径を考慮して、高速な初期同期処理を行う必要がある。

例えば、移動端末機は通信のターゲットである基地局に対し通信許可を求め 25 る際、基地局は、移動端末機がどのくらいの距離、離れた位置にあるかを、基 準信号に対する伝搬遅延時間を測定することにより知る。 すなわち、基地局から所定のタイミング(基準タイミング)で移動局に対して基準信号を送信し、それに対応して移動局側からACK(応答信号)が戻ってくるまでの時間(これが伝播遅延時間である)を測定することにより、移動局までのだいたいの距離がわかる。この結果、基地局は、基地局が発した信号に対する移動局からの応答信号を検出する際の、相関検出におけるサーチ範囲を、ある程度、絞り込むことができる。

伝搬遅延時間は、マッチドフィルタ回路で算出した遅延プロファイル情報を 参照して求める。

マッチドフィルタで遅延プロファイルを生成する場合、いわゆるデータスキ 10 ャン・コード固定の逆拡散演算を行う。すなわち、マッチドフィルタに、対象 シンボルの逆拡散演算に必要な拡散コードをセットし(コード固定)、伝搬遅 延時間を考慮して決定されるサーチ区間における受信データを連続的に入力し て相関値を算出する。

図21は、従来のマッチドフィルタの構成を示す。

5

20

15 コード発生器 106 により生成された拡散コードは、コードレジスタ 107 に格納される。コードレジスタ 107は、256 個のシフトレジスタ 104b からなる。

次に、受信データが、シフトレジスタ105に、シリアルに入力される。受信データが1チップ入力される毎に、逆拡散演算部109は、シフトレジスタ105のパラレル出力と、コードレジスタ107の出力とを乗算する。逆拡散演算部109は、256個の乗算回路108を有する。

そして、積分演算部103 (積分回路110を有する)は、逆拡散演算部109のパラレル出力を積分し、1シンボル分のデータの相関値を算出する。

サーチ範囲(遅延時間の幅)が0チップ~255チップ(1シンボル相当) 25 であるとすると、データを1チップシフトさせる毎に上述の演算を行うのであ るから、合計で256回の演算が必要である。 マッチドフィルタは、1シンボルを単位として相関を検出するため、1つのマッチドフィルタでは、最大で、1シンボル分の伝播遅延をもつ受信信号しか 処理できない。

ここで、セル半径が大きいために、サーチ範囲(遅延時間の幅)が、0~5 11チップ(2シンボル相当)まで増大したとすると、1つのマッチドフィル 夕では対応できず、図22Aに示すように、2つのマッチドフィルタ904、 906を用いることになる。

図22Aの2つのマッチドフィルタ904,906は、それぞれ、異なる基準タイミングで動作し、1シンボル相当の遅延プロファイルを出力する。

10 図22Bは、2つのマッチドフィルタの動作を説明するためのタイミングチャートである。

図示されるように、第1の基準タイミングでマッチドフィルタ904を動作 させ、第1の基準タイミングから1シンボル相当の時間だけ遅れた第2の基準 タイミングでマッチドフィルタ906が動作する。

15 第1シンボルの処理を例にして、各マッチドフィルタの動作を説明する。 時刻T1において、マッチドフィルタ904に第1シンボル用の拡散コード をセットし、1チップずつ入力データをずらしながら、第1シンボルについて の相関演算を行う。0チップ~255チップまでのサーチ(前半のサーチ)は、 時刻T2に終了する。

20 続いて、時刻T2(第2の基準タイミング)において、マッチドフィルタ9 06に第1シンボル用の拡散コードをセットし、1チップずつ入力データをず らしながら、時刻T3まで、第1シンボルについての相関演算を行う。256 チップ~511チップまでのサーチ(後半のサーチ)は、時刻T3に終了する。

なお、時刻T2に、マッチドフィルタ904には、第2シンボル検出用のコ 25 ードがセットされ、第2シンボルについてのサーチが開始される。

このようにして求められた、第1シンボルについての0~255チップまで

のサーチ結果と、256 チップ~511 チップまでのサーチ結果を1 つにまとめることにより、第1 シンボルについての、2 シンボルに相当する時間の遅延プロファイルが得られる。

しかし、複数のマッチドフィルタを用いると、回路規模が大きくなり、また、 5 消費電力も極端に増大する。すなわち、LSIチップの占有面積が増大すると 共に、コストアップや消費電流の増大を招く。

しかし、現実には、基地局のセル半径(カバー範囲)を大きくしなければならない傾向にあり、これにより、伝播遅延も大きくなり、それらの伝播遅延を全てカバーするためには、マッチドフィルタの数も、さらに増やさなければならない。

また、現状では、移動端末機および基地局において、さまざまな条件における遅延プロファイル生成演算を行いたい場合にも、複数のマッチドフィルタを用いて対応している。この場合にも、回路規模の増大、コストアップおよび消費電力の増大が問題となる。

15 このように、従来のマッチドフィルタを用いた相関検出は、マッチドフィルタの処理能力が低く、現状の要求を満足させることが困難である。

本発明の目的は、マッチドフィルタを用いた相関検出処理の効率(処理スピード)を格段に向上させ、これにより、回路規模の増大や消費電力の問題を解消することである。

20 すなわち、本発明を用いると、基地局のセル半径が大きい場合や、移動局に おいて数多くの条件の遅延プロファイル演算を行いたいような場合においても、 基本的に、1つのマッチドフィルタで対応できるようになる。

(発明の開示)

10

25 本発明では、マッチドフィルタにおいて、コードを固定し、データをスキャンするタイプの逆拡散演算を行わない。その代わりに、データを固定し、コー

ドをスキャンするタイプの逆拡散演算を行う。

15

データを固定し、コードをスキャンする逆拡散演算とは、所定期間だけ受信 データを固定し、その固定されたデータに対して、伝搬遅延に応じた拡散コー ドを次々と乗算して、相関値を求める方式である。

5 従来、マッチドフィルタによる相関演算の処理能力が低いのは、受信データを入力するスピード(すなわち、シフトレジスタの転送スピード)が遅く、この遅いスピードによって、相関検出処理の全体のスピードが制限されてしまうからである。つまり、マッチドフィルタのハードウエアがもつ処理能力を生かしきれていないのが原因である。

10 そこで、本発明では、受信データを固定し、拡散コードをスキャンする方式 を採用する。これにより、マッチドフィルタにデータを入力することに起因す るスピード制限は無くなる。

一方、拡散コードの生成や、乗算・加算といった算術演算は、シフトレジスタのデータ転送とは比べものにならないくらい、速く行うことができる。したがって、ハードウエアのもつ処理能力が、相関検出処理の能力を決めることになる。したがって、ハードウエアの潜在能力を最大限に発揮させることができ、これにより、従来にない、効率的な相関演算処理が可能となる。

したがって、データスキャン・コード固定方式の逆拡散演算による遅延プロファイル作成を複数のマッチドフィルタを用いて行った場合と全く同じ結果が、1つのマッチドフィルタを用いて実現できる。例えば、基地局の初期同期確立のために使用した場合、移動局からの伝播遅延が1シンボルに相当より時間よりも長い場合であっても、マッチドフィルタ1個で対応することが可能となる。ただし、本発明のように、入力データを固定した場合、1シンボル長のデータ(256チップのデータ)が、すべて一つのシンボルに属するデータで構成されているとは限らない。つまり、一つ前のシンボルのデータビットと、現在のシンボルのデータビットとが混在している可能性が高い。相関値は、一つの

シンボルについての逆拡散の結果を積分して得られるのであり、異なるシンボルについての部分的な逆拡散結果同士を積分しても、相関値は求めることができない。よって、一つ前のシンボルについての積分演算と、現在のシンボルについての積分演算は、明確に区別して別個に行う必要がある。

5 したがって、本発明では、積分演算区間を、シンボルの区切りに対応させて常に変更していく必要がある。つまり、1回の逆拡散処理により得られるデータを、一つ前のシンボルと現在のシンボルとの境界の位置に対応させて2つに分割し、一つ前のシンボルについての逆拡散の結果同士を積分し、また、現在のシンボルについての逆拡散の結果同士を積分する。具体的には、逆拡散コードを1チップだけシフトさせる毎に、積分範囲の終端(および始端)も1チップだけシフトさせ、その積分範囲を随時、変更する。

各積分により得られるデータは、あくまで部分的な積分結果である。現在のシンボルについての積分結果(部分的な積分結果)は、メモリに一時的に保存する。一方、一つ前のシンボルについての積分結果(部分的な積分結果)のデータは、前回の相関演算処理の際に、メモリに保存されている部分的な積分結果のデータと合算され、これにより、一つ前のシンボルについての相関値が求められる。

15

20

25

また、メモリに保存された、現在のシンボルについての部分的な積分結果の データは、次の相関検出処理において、算出される部分的な積分結果のデータ と合算され、そのときに、相関値が求められることになる。

本発明のマッチドフィルタにおける演算方法の一つの好ましい態様では、入力データを一時的保持回路に保持してデータを固定すると共に拡散コードをスキャンする方式で逆拡散を行う。そして、得られた逆拡散結果のデータを、拡散コードの位相シフト量に対応して一義的に定まるシンボルの区切りよりも前にある部分(前半のシンボル部分)と後にある部分(後半のシンボル部分)とに区別し、各部分について逆拡散結果を積分する。そして、前半のシンボル部

分に関しては、先に実施された同様の処理の結果として保持されている、同じシンボルについての、拡散コードの同じ位相シフト量に対応する積分結果と加算する。一方、後半のシンボル部分の積分結果は一時的に蓄積しておき、次に同様の処理を実施した結果として得られる、同じシンボルについての、拡散コードの同じ位相シフト量に対応する積分結果に加算し、これによって、シンボル単位の相関を検出する。そして、検出されたシンボル単位の相関値を比較し、最大の相関を示すものを検出することにより、入力データの実際の遅延量が検出される。

5

10

15

20

25

また、本発明のマッチドフィルタの一つの好ましい態様では、入力データを 蓄積する一時的保持回路と、1チップずつ拡散コードをスキャンしながら一時 的保持回路に保持されている入力データに乗算する逆拡散演算回路と、拡散コ ードの位相シフト量に対応して一義的に定まるシンボルの区切りよりも前にあ る部分(前半のシンボル部分)と後にある部分(後半のシンボル部分)の各々 の部分について、逆拡散結果を積分する積分回路と、後半のシンボル部分の積 分結果を一時的に蓄積する蓄積回路と、前半のシンボル部分に関する積分結果 を、先に実施された同様の処理の結果として蓄積回路に保持されている、同じ シンボルについての、拡散コードの同じ位相シフト量に対応する積分結果に加 算し、1つのシンボルについての相関値を出力する加算回路と、を設ける。

本発明のマッチドフィルタは、基地局および移動局において受信されたスペクトラム拡散変調信号の相関検出用として使用できる。本発明によれば、基地局システムにおける対応セル半径の拡大や、様々な条件の遅延プロファイル演算処理を、従来より格段にスケールダウンされた回路でもって、容易に実現できる。そして、本発明のマッチドフィルタの演算回路を内蔵した相関検出回路を、基地局や移動端末機などの移動体通信システムに搭載することにより、演算方法の改善と演算スピードの高速化の結果として、低コストで低消費電力の移動体通信システムが実現される。

(図面の簡単な説明)

10

図1Aは、従来の、コード固定・データスキャン方式の相関検出方法を説明す 5 るための図であり、

図1Bは、本発明のマッチドフィルタにおける演算(コードスキャン・データ 固定方式)の特徴を説明するための図であり、

図 2 は、本発明のマッチドフィルタにおける演算(コードスキャン・データ固定方式)における、受信データの遅延量と、拡散コードおよび積分区間との関係を具体的に説明するための図であり、

図3は、本発明のマッチドフィルタにおける演算(コードスキャン・データ固定方式)により、相関値を算出するまでの過程を説明するための図であり、

図4は、本発明のマッチドフィルタにおける演算方法の特徴的な処理手順を説明するためのフロー図であり、

15 図 5 は、本発明のマッチドフィルタの、データ固定・コードスキャンによる演算の進め方を説明するための図であり、

図 6 は、マッチドフィルタのデータ固定・コードスキャンによる演算の基礎的 な考え方を説明するための図であり、

図7は、本発明のマッチドフィルタのコードスキャン内容を説明する図であり、

20 図 8 は、本発明のデータ固定・コードスキャンによる演算を行うマッチドフィルタの基本構成を示すプロック図であり、

図9は、図8のマッチドフィルタの積分区間選択回路の動作の概要を説明する ための図であり、

図10は、本発明のマッチドフィルタを搭載したCDMA受信機の構成を示す 25 ブロック図であり、

図11は、本発明の実施の形態1にかかるマッチドフィルタのブロック図であ

り、

図12は、図11のマッチドフィルタの動作を示すタイミングチャートであり、 図13は、本発明の実施の形態2にかかるマッチドフィルタのブロック図であ り、

5 図14は、図13のマッチドフィルタの動作を示すタイミングチャートであり、 図15は、本発明の実施の形態3にかかるマッチドフィルタのプロック図であり、

図16は、図15のマッチドフィルタの動作を示すタイミングチャートであり、 図17は、本発明の実施の形態4にかかるマッチドフィルタのブロック図であ り、

図18は、図17のマッチドフィルタの動作を示すタイミングチャートであり、 図19は、本発明の実施の形態5にかかるマッチドフィルタのブロック図であ り、

図20は、図19のマッチドフィルタの動作を示すタイミングチャートであり、 図21は、従来のマッチドフィルタの基本的な構成を示すブロック図であり、 図22Aは、マッチドフィルタを2つ使用して相関検出を行う、従来の構成を 示したブロック図であり、

図22Bは、図22Aに示す従来構成の動作の概要を説明するためのタイミングチャートである。

20

10

(発明を実施するための最良の形態)

具体的な実施の形態について説明する前に、本発明の基本的な考え方について、図1~図7を用いて説明する。

25 従来は、図1Aに示すように、拡散コードを固定し、データをスキャンする 方式であった。これに対し、本発明では、図1Bに示すように、データを固定 し、拡散コードを1チップずつスキャンする方式を採用する。

5

10

20

25

図1Bに示されるように、入力データは、1シンボル期間(=Ts)に相当する処理期間Tnに区分され、これを単位としてシフトレジスタにラッチされ、固定される。図中、処理区間T1が現在の期間であり、T0は過去の処理期間であり、T2は未来の処理期間である。

処理期間 (Tn) と、シンボル期間 (Ts) とは独立した概念であり、同期がとれていない。つまり、シンボル期間 (Ts) は、実際の受信信号の1シンボルに正確に対応する期間であり、これに対し、処理期間 (Tn) は、シフトレジスタにラッチされるデータ長に対応する、処理を遂行ための便宜上の区分である。

よって、例えば、処理期間T1の中には、シンボル(n-1)の一部と、シンボル(n)の一部とが混在する。図1B中、このデータが混在する部分を点線で囲んで、DS1という符号で示している。

一つの処理期間中に、どのような状態で、隣り合う2つのシンポルが混在し 15 ているかは分からない。

そこで、シンボルとシンボルの境(シンボルの区切り)が存在するであろう全ての場合を想定し、それぞれの場合について積分区間をずらしながらシンボルを意識した積分(1シンボルの一部についての積分)を行う。そして、後に、積分結果を合体させて1シンボル全体についての相関値を算出し、その相関値を比較して相関のピークを求める。その相関のピークを与えるタイミングが、実際の受信データの入力タイミングである。

ここで、シンボルの区切りは、拡散コードを初期状態(基準のタイミング) から1チップずつずらしながらスキャンしていって、何チップ分だけ遅延した かに応じて、一義的に(自動的に)決まる。図1では、処理期間T1における、シンボルの、実際の区切りを太線で示している。

図示されるように、このシンボルの区切りを意識すると、処理期間T1では、

シンボル (n-1) に属するデータについての逆拡散結果の積分値(部分的な積分値) bと、シンボル (n) に属するデータについての逆拡散結果の積分値 (部分的な積分値) c とが求まることになる。

シンボル(n-1)に属するデータについての逆拡散結果の積分値bについては、一つ前の処理サイクルの処理にて求められてメモリ10に蓄積されている、シンボル(n-1)に属するデータについての逆拡散結果の積分値a(このaは、同じ受信信号の遅延量に対応した積分値である)と加算される。

これにより、シンボル(n-1)についての、一つの遅延量に対応した相関値が求まる。

10 また、シンボル (n) に属するデータについての逆拡散結果の積分値 c については、メモリ 1 2 に蓄積される。

そして、この積分値 c は、次の処理サイクルで得られる、シンボル(n)に属するデータについての逆拡散結果の積分値 d (この d は、同じ受信信号の遅延量に対応した積分値である)と加算される。これにより、シンボル(n)についての、一つの遅延量に対応した相関値が求まる。

このようにして、一つのシンボルについての相関値(と推定される値)が、 1チップ毎に求められ、その中の最大値を検出することにより、実際のそのシ ンボルについての相関値のピーク(シンボルのタイミング)が、検出されるこ とになる。

20 図 2 に具体例を示す。

15

基地局の基準信号に対する受信データ(A~I)の遅延が、無しの場合と、1チップ遅延している場合と、2チップ遅延している場合を考える。いずれにしろ、処理期間(現在の処理期間) T 0 で区切られて、データはシフトレジスタにラッチされる。

25 もし、遅延が無しならば、ラッチされるデータは"D, E, F"であり、この場合、処理期間とシンボルの区切り(シンボル期間)とは一致している。

一方、1 チップ遅延の場合は、ラッチされるデータは "C, D, E" であり、 シンボルの区切りは、データ C とデータ D との間にある。

また、2 チップ遅延の場合は、ラッチされるデータは"B, C, D"であり、 シンボルの区切りは、データ C とデータ D との間にある

5 ラッチされたデータ(DEFか、CDEか、BCDのいずれかである)について、拡散コード(逆拡散コード)を1チップずつずらしながら乗算する。

まず、遅延無しに対応する拡散コードが乗算される。この場合の拡散コードは "o, p, q"である。これらを、受信データの各々に乗算した結果を積分する区間はTS1(処理期間と一致する)である。

10 次に、乗算されるコードは、"n, o, p"である。これらを、受信データ の各々に乗算した結果を積分する区間は、シンボルの区切りを意識して、TS 2とTS3に分割される。

次に、乗算されるコードは、"m, n, o"である。これらを、受信データの各々に乗算した結果を積分する区間は、シンボルの区切りを意識して、TS4とTS5に分割される。

図3の上側には、以上説明した処理が示されている。そして、図3の下側に示されるように、1 チップ遅延の場合および2 チップ遅延の場合において、部分的に積分して得られた積分値(b, c) は、それぞれ、一つ前のサイクルで求められた、同じ遅延に対応する積分値 a、あるいは次のサイクルで求められる、同じ遅延に対応する積分値 d と加算される。これにより、シンボル単位の相関値(と推定される値)s 0~s 4 が求まる。s 0 は、遅延無しの場合の1シンボルの相関値であり、s 1, s 2 はそれぞれ、s 1 チップ遅延の場合の隣接するシンボルの部分的な相関値である。

25 次に、これらのシンボル単位の相関値S0~S4を比較する。

15

20

図3の一番下にされるように、1チップ遅延の場合に、相関のピークが検出

される。したがって、ラッチされた受信データは1チップ分の遅延をもっていたことが判明する。すなわち、図2において、ラッチされた受信データは、"D, E, F"であったことがわかる。これにより、受信信号を処理するタイミングが検出されたことになる。

5 以上の方法によれば、入力データは固定なので、データをシフトレジスタに入力するスピード(受信データの転送スピード)の限界は、なんら問題とならない。そして、基地局がカバーする伝播遅延に相当する期間に渡って、拡散コードを1チップずつシフトして繰り返し乗算を行うので、ハードウエアがもつ最大のスピードで演算処理を行える。ゆえに、相関値を求めるためのサーチの時間幅(伝播遅延)が1シンボルに相当する時間を越えてた場合でも、マッチドフィルタ1つで対応できる。

以上説明した本発明の特徴的動作をまとめると、図4のようになる。

すなわち、処理期間に対応したデータを切り出して、マッチドフィルタのメ モリに蓄積する(ステップ20)。

15 1チップずつ位相をシフトしながら逆拡散を行い、コードのシフトしたチップ数に対応させて積分期間を順次、切り替えつつ、逆拡散結果を積分する(ステップ21)。

次に、基地局の基準タイミングに対して、受信信号の遅延が無い場合を想定 している場合には(ステップ22)、逆拡散結果の積分値がそのまま、1シン ボルについての相関値とする(ステップ23)。

20

25

一方、ステップ22で、受信信号に遅延がある場合を想定している場合には、一つのデータの区切りにおいて、異なるシンボルのデータが混在することになるので、前半のシンボルについての積分結果は、すでに算出されている過去の(同じ遅延に対応する)積分結果と加算してそのシンボルについての相関を検出する。また、後半のシンボルについては、その積分結果をメモリに一時的に蓄積する。蓄積された積分結果は、次のサイクルで算出される、対応するシン

ボルの一部についての積分結果と加算され、そのシンボルについての相関が検出される(ステップ24)。

そして、シンボル毎の相関値を比較してピーク値を求め、受信データの、実際の遅延量を検出する(ステップ25)。

5 以上が、本発明のデータ固定・コードスキャン方式の相関検出の基本的な考 え方である。

図 5 に、サーチ幅を 2 シンボルに相当する時間に設定した場合における、処理期間と、受信信号のシンボルの区切りとの相対的な位置関係を示す。処理期間 $(T1 \sim Tn + 2)$ のそれぞれは、1 シンボルに相当する時間幅である。

10 図6は、図4の一部を拡大して示す図である。図中、An(T)やBn(T)は、逆拡散結果の部分的な積分値を示す。

n-1番目の処理期間(Tn-1), n番目の処理期間(Tn), n+1番目の処理期間(Tn+1)のいずれの場合も、シンボルの区切れP1, P2, P3と、処理期間の始端と終端(tn-2, tn-1, tn, tn+1)との相対的な位置関係は同じである。図6では、一つの処理期間(例えば、Tn)は、シンボルの区切れ(例えば、P2)により2分割されるが、この2分割された各期間の長さは、同じ伝播遅延量の受信信号については、どの処理期間でも同じである。よって、各処理期間において、2分割されたそれぞれの区間について独立に逆拡散と積分を実行して部分的な積分値を求め、次の処理期間において求められる部分的な積分値と合算しても、何も問題は生じない。本発明では、このような考え方に基づき、各処理期間毎に部分的積分処理を行い、次の処理の際に、部分的な積分値同士を加算する。

ここで、伝播遅延が"T"の場合に着目する。

15

20

処理期間Tn-1では、部分的な積分値Bn-1(T)が算出され、メモリ 25 (不図示)に記憶される。

そして、次の処理期間Tnでは、部分的な積分値An(T)とBn(T)が

求められ、An(T)が、メモリから読み出される部分的な積分値Bn-1(T)と加算される。これにより、1シンボル分の相関値が求められる。Bn(T)は、メモリにに格納され、次の処理で求められる部分的な積分値An+1(T)に加算されて1シンボル分の相関値が求められる。

5 このように、本発明の、データ固定・コードスキャン方式によって求められ る遅延プロファイルは、従来のデータスキャン・コード固定方式によって求め られるものと全く同じである。

ここで、本発明のデータ固定・コードスキャンによる相関検出のための演算 を行う場合に発生させる拡散コードを、図7を用いて説明する。

10 図示されるように、伝搬遅延0チップの受信信号DA(n)~DA(n+25 5)に対しては、拡散コードCO(n)~CO(n+25 5)を乗算する。 同様に、伝搬遅延が1チップの受信信号DA(n-1)~DA(n+25 4) に対しては、拡散コードCO(n-1)~CO(n+25 4)を乗算する。

ここで、受信信号の伝搬遅延量の変化に伴う拡散コードの変化に着目すると、 15 伝搬遅延が1チップ増加する毎に、拡散コードも1チップずつ後ろにずれてい くことがわかる。

したがって、伝播遅延が0チップである場合の拡散コードを初期値とし、その後、1チップずつずらした内容の拡散コードを次々に生成する。次々に発生する拡散コードを、固定されたデータに対して乗算する。

20 以下、本発明の実施の形態について、図面を参照して説明する。

(実施の形態1)

図8に、本発明のマッチドフィルタの基本的な構成例を示す。

本発明のマッチドフィルタ回路201は、受信データをシリアルに入力し、 パラレルに出力するデータレジスタ202と、逆拡散演算部203と、積分演 25 算部204と、拡散コード(逆拡散コード)を発生させるコード発生器206 をもつ。 データレジスタ202には、受信したデータがシリアルに入力される。そして、先に図5,図6を用いて説明した、一つの処理期間(Tn)に対応する1シンボル分のデータが蓄積されると、受信データをパラレルに出力する。すなわち、データレジスタ202は、シリアル/パラレル変換回路として機能する。データレジスタ202からパラレルに出力されたデータは、データレジスタ205にラッチされる。

5

10

コード発生器206は、排他的論理和回路214,215と、シフトレジスタ213を組み合わせて構成される、巡回型シフトレジスタをもつ。この巡回シフトレジスタは、M系列拡散符号の発生器である。このコード発生器206からは、1チップずつシフトした拡散符号が発生する。本実施例では、1シンボル(=256チップ)に対応する拡散符号をパラレルに出力する。

このコード発生器206から発生される256ビットの拡散コードは、コードレジスタ207に蓄積される。

拡散回路208は、データレジスタ205からパラレルに出力される1シン 15 ボル相当の受信データに、コードレジスタ207からパラレルに出力される拡 散コードを乗算する。

積分演算部204は、積分区間選択回路209と、積分回路210と、メモリ211と、加算回路212をもつ。

積分区間選択回路209には、逆拡散回路208から出力される256ビッ 20 トの逆拡散演算結果を示すデータビットがパラレルに入力される。積分区間選択回路は、256ビットのデータを任意の位置で2つに分割し、一方のグループのデータビットのみをパラレルに出力することができる。つまり、256ビットのデータの中から、積分回路210に送るデータビットを選択することができる。これにより、図6で説明した、各処理期間における、部分的な積分ができる。これにより、図6で説明した、各処理期間における、部分的な積分が多りできる。これにより、図6で説明した、各処理期間における、部分的な積分が多りである。具体的には、積分区間選択回路209は、受信データの想定される遅延量に運動して、自動的に積分区間を連続的に切り替えていく。積分区間

の区切り目(256ビットのデータを2分割する位置)は、図6で説明したように、常に、実際の受信データにおける1つのシンボルの区切りとなるであろう位置(図6のP1、P2、P3)である。

積分回路10において、積分演算が実行され、これにより、図6に示される 部分積分値(現在の処理期間がTnであれば、An(T)やBn(T))が得られる。

得られた部分積分値のうちの一方(例えば、図6のBn(T))は、メモリ 211にライトされる。メモリ 211は、伝搬遅延に相当するアドレス空間を 有する。積分回路 210 から出力される他方の部分積分値(例えば、図6のAn(T))は、メモリ 211 からリードされる、先の処理において得られた部分的な積分値(例えば、図6のBn-1(T))と、加算回路 212 において、加算される。これにより、1 シンボルについての相関値が求められる。

10

求められた相関値(相関出力)は、一旦、メモリ215に蓄積される。

そして、ピーク検出回路216により、蓄積された相関値どうしを比較して 15 相関のピークを求める。その相関のピークに対応して、受信データの遅延量が 定まる。これにより、受信信号を処理するためのタイミングが検出される(図 3)。

図9は、積分区間選択回路209の動作を説明するための図である。

上述したように、積分区間選択回路209は、受信データの想定される遅延 20 量に連動して、自動的に積分区間を連続的に切り替える。積分区間の区切り目 (256ビットのデータを2分割する位置)は、図6で説明したように、常に、 実際の受信データにおける1つのシンボルの区切りとなるであろう位置(図6, 図9のP1, P2, P3)である。

したがって、図8に示すように、受信信号の伝播遅延が0~1チップまでの 25 範囲では、シンボルの区切れP1にて、256ビットのデータが2分割され、 これにより、積分期間は自動的に決まる。同様に、伝播遅延が1チップ~2チ

ップの範囲では、シンボルの区切れP2に応じて積分期間が決まり、伝播遅延が2チップ~2.5チップの範囲では、シンボルの区切れP3に応じて積分期間が決まる。

このようにして、積分期間選択回路209により、受信信号におけるシンボ ルの区切りに対応して、積分区間が連続的に切り替えられる。

(実施の形態2)

10

15

図10は、本発明のマッチドフィルタを具備するCDMA受信装置の要部構成を示すプロック図である。

この受信機は、受信アンテナ401と、所定のフィルタリング及び増幅する 高周波信号処理部402と、A/D変換器403と、復調器409と、復号器 410と、復号された信号を音声に換えるCODEC部411と、マッチドフィルタ404と、クロック発生器407と、PLL回路408とをもつ。

スペクトラム拡散された受信信号は、マッチドフィルタ404のデータレジスタ405でシリアル/パラレル変換され、相関演算部406のデータレジスタに格納され、固定される。

マッチドフィルタ404では、固定されたデータに対して、PLL回路40 8から供給される高速なクロック信号に基づいて、高速にコードを乗算することができる。したがって、非常に高速な逆拡散演算処理が実現する。

これにより、本発明のマッチドフィルタを具備するCDMA受信装置は、デ 20 一夕固定・コードスキャンの演算を高速に行うことにより、システムが要求するサーチ範囲が1シンボルを超える時間幅であっても、1つのマッチドフィルタ404にて対応可能である。よって、本発明のCDMA受信機を用いることにより、基地局のセル半径の拡大を容易に実現できる。

また、本発明のマッチドフィルタは、きわめて高速に演算を行えるため、異 25 なる条件の遅延プロファイル演算を、例えば、時分割で行うことができる。つ まり、少ないハードウエアで、高度な処理を高速に行うことができる。よって、 低消費電力で、かつ高機能な携帯電話機が実現可能である。

(実施の形態3)

10

15

図11は、本発明のマッチドフィルタの他の構成例を示す図である。

このマッチドフィルタ回路301は、データレジスタ202と、コード発生 5 器206と、逆拡散演算部203と、積分演算部302をもつ。

積分演算部302は、積分区間選択回路304と、それをコントロールする信号を生成するデコーダ部303と、選択された積分区間の結果を演算する加算器305と、逆拡散演算部203から出力される出力全てを加算する加算器307と、加算器307の結果から加算器305の結果を減算する演算器308と、加算器305の結果を蓄積するメモリ306と、演算器308の出力とメモリ306から読み出される内容を加算する加算器309と、をもつ。

逆拡散演算部203のデータの読み込みはDATALOAD信号に基づいて行われる。積分区間選択回路304の積分区間の指定は、デコーダ部303から出力されるDECDIV信号に基づいて行われる。デコーダ部303のDECDIV信号の生成は、DIV信号に基づいて行われる。

メモリ306からデータを読み出すときは、アドレスをADDRESS信号により指定し、READ信号を入力する。また、メモリ306にデータをライトするときは、WRITE信号を入力する。メモリ306は、同一のクロックで、リードおよびライトを同時に行うことができる。

20 図11のマッチドフィルタでは、1つの処理期間(例えば、図6のTn)に
 おける1シンボル分の逆拡散結果を、加算器307にて、すべて加算する(図6におけるAn(T)+Bn(T))。

また、積分区間選択回路304において、シンボルの区切り(図6のP2) よりも後に位置する部分のデータを部分的に積分する(図6のBn(T))。

25 そして、演算器308において、加算器307の出力(図6のAn(T)+Bn(T))から、加算器305の出力(図6のBn(T))を減算する。

方、メモリ306に、加算器305の出力(Bn(T))をライトし、同時に、 メモリ306から、直前の処理にて算出された部分的な積分値(図6のBn-1(T))をリードする。

そして、加算器 309 において、メモリ 306 から出力される部分的な積分 値(図 6 の B n-1 (T))と、加算器 308 の出力(図 6 の A n (T))と を加算する。これにより、1 シンボルについての相関値(図 6 の B n-1 (T) + A n (T))が得られる。

次に、図11のデータレジスタ202および逆拡散演算部203と積分演算部302の、より具体的な動作について説明する。

10 図12は、本発明の実施の形態1のマッチドフィルタの演算回路の動作を示すタイミングチャートである。図12に記載されているA~Dは、図11における信号A~Dを表している。

データレジスタ202には、常に、受信データがシリアル入力されている。

まず、時刻T1において、DATALOAD信号を有効化し、クロック信号 15 に同期した時刻T2において、データレジスタ202の内容を逆拡散演算部2 03に取り込む。

時刻T2のタイミングで、演算対象の伝搬遅延0で届く受信シンボルを逆拡 散するための拡散コードを逆拡散演算部203に格納し、逆拡散演算を行う。

さらに同じ時刻T2のタイミングで、加算器307は、逆拡散演算部203 20 の出力全てを加算し、図12のC2(0)として出力する。

また、同じ時刻T2のタイミングで、デコード回路303に与えられるDI V信号が"0"となり、その結果、256ビットのDECDIV信号の各ビットが全てハイレベルに固定され、これが積分区間選択回路304に与えられる。

積分区間選択回路304では、DECDIV信号の全ピットがハイレベルで 25 あるため、出力を全てロウレベルに固定する。加算器305は、"0"を、図 12におけるB2(0)として出力する。 同じタイミングで、メモリ306の、ADDRESS信号で示されるアドレスから1つ前の処理期間における値"0"をB1(0)として読み出す。

その直後、メモリ306の同じアドレスにB2(0)を書き込む。

その結果、演算器308は、C2(0)からB2(0)を減算した値、すな わちA2(0)を出力し、加算器309において、メモリ306から読み出し たB1(0)と加算器309の出力A2(0)とを加算し、図12の相関演算 結果D2(0)として出力する。

時刻T3以降の演算内容は、上で説明した内容の繰り返しである。

時刻T2から時刻T4までのDIV信号は、受信対象シンボルの想定される 10 伝搬遅延に連動して変化し、"0"~"255"が繰り返される。

図12の、DECDIV1~DECDIV255は、DIV信号に基づいて 図12に示すようなパターンで周期的に変化する。

また、メモリ306は、受信対象シンボルの想定される伝搬遅延に対応した データ格納領域を有している。受信信号の伝搬遅延に応じて、アクセス対象の 領域が切り替えられる。

図12における、WRITEおよびREAD信号については、メモリ306が同一クロックでのリードおよびライト動作が可能であるため、演算中は、常にアクティブとなっている。

図12のタイミングチャートは、256チップからなる一つの処理期間にお 20 いて、511チップ相当のサーチ幅の遅延プロファイルを生成する場合の例を 示したものである。演算処理に用いられるクロックのスピードを上げれば、さらに大きなサーチ幅にも対応可能である。

このように、本実施例のマッチドフィルタの演算回路によれば、データ固定・ コードスキャン方式による相関演算の結果を、1クロック毎に出力することが 25 できる。

(実施の形態4)

15

図13は、本発明のマッチドフィルタの、他の実施例の構成を示す図である。

本実施例のマッチドフィルタの機能と動作は、図11のマッチドフィルタと 同様である。ただし、本実施例では、逆拡散後のデータの累積加算を先行して 行う。これにより、積分区間選択回路をセレクタで構成することができ、回路 の簡素化を図ることができる。

図13のマッチドフィルタ回路501は、データレジスタ202と、コード発生器206と、逆拡散演算部203と、積分演算部502をもつ。

積分演算部502は、累積加算部503と、積分区間選択回路505と、メモリ306と、演算器506,507をもつ。

10 累積加算部03は、複数の加算要素504a~505eをもつ。この複数の 加算要素504a~505eは、逆拡散演算部203から出力される256ビ ットのデータに関して、下位ビットから順に累積的に加算していく働きをする。 図13中、b1~b255はそれぞれ、累積加算の結果を示すデータである。

積分区間区間選択回路505は、累積加算部503から出力される255個の累積加算結果を示すデータの中から、いずれか一つ(図中のデータB)を選択する。データBは、メモリ306にライトされると共に、演算器506に送られる。

15

20

加算器505eからは、逆拡散結果を示すデータビットの全てを加算した結果 (図中のデータC) が得られる。演算器506では、(C-B) の演算がなされ、その結果、データAが得られる。このデータAは、メモリ306からリードされるデータと加算され、相関出力Dが得られる。

逆拡散演算部203のデータの読み込みはDATALOAD信号に基づいて 行われる。積分区間選択回路505の積分区間の指定はDIV信号に基づいて 行われる。

25 データレジスタ202、コード発生器206、逆拡散演算部203、メモリ 306、演算器506、加算器507については、前掲の実施例と同じである

ため説明を省く。

10

図14は、図13に示すマッチドフィルタの動作を示すタイミングチャートである。

まず、時刻T1においてDATALOAD信号を有効化し、クロック信号に 5 同期した時刻T2のタイミングでデータレジスタ202の内容を逆拡散演算部 203に取り込む。

また、同じく時刻T2のタイミングで、加算器ブロック503は、逆拡散演算部203の1タップ毎の出力を次々と累積加算して行き、そのタップ毎の加算結果としてb2~b255を出力し、また全タップの加算結果を図14のC2(0)として出力する。

同じく、時刻T2のタイミングで、DIV信号が"0"となり、その結果、 積分区間選択回路505からは、図14のB2(0)として出力される。

同じタイミングで、メモリ306から1つ前の処理において取得されたデータ"0"を、図14のB1(0)として読み出す。

15 その結果、演算器 5 0 6 は、C 2 (0) からB 2 (0) を減算した値、すなわちA 2 (0) が出力される。そして、加算器 5 0 7 において、メモリ 3 0 6 から読み出したB 1 (0) と加算器 3 0 9 の出力A 2 (0) とが加算され、図1 4 の相関演算結果D 2 (0) が得られる。

時刻T3以降の演算内容は、上で説明した内容の繰り返しである。

20 このように、本実施例のマッチドフィルタによれば、1クロック毎にデータ 固定・コードスキャンの相関演算結果を出力することができる。また、本実施 例のマッチドフィルタでは、積分区間選択回路をセレクタで構成することがで き、回路の簡素化を図ることができる。

(実施の形態5)

25 図15は、本発明のマッチドフィルタの他の例の構成を示すブロック図である。

マッチドフィルタの基本的な機能や動作は、前掲の実施例と同じである。ただし、本実施例では、一つの積分区間選択回路を時分割で使用することで、異なる2つの受信データを交互に処理する。処理したい信号の数よりも、使用できる回路が少ない場合に、一つの回路を共用する場合に適した構成である。

前掲の実施例では、1クロックに1回、相関値が出力されたのに対し、本実施例では、2クロックに1回、一つの受信信号についての相関値が出力される。

5

10

15

20

本実施例では、マッチドフィルタに入力される信号は、2種類の受信信号のデータを1チップずつ交互に配置して、合成された信号である。つまり、2種類の信号をQ,Wとすると、入力信号は、Q1,W1,Q2,W2・・・というように、1チップずつ交互に配置される。どちらの信号の相関値を求めるかは、MASKEN信号の周期を切り替えることにより、選択することができる。

このマッチドフィルタ回路601は、データレジスタ202と、コード発生器206と、逆拡散演算部203と、積分演算部602をもつ。

積分演算部602は、積分区間選択回路304と、デコーダ部303と、加算器305と、レジスタ603と、加算器305の加算結果からレジスタ603から出力されるデータ値を減算する演算器605と、メモリ604と、演算器605の出力とメモリ604から読み出されるデータを加算する加算器606とをもつ。

逆拡散演算部203のデータの読み込みは、DATALOAD信号に基づいて行われる。積分区間選択回路304の積分区間の指定は、デコーダ部303から出力されるDECDIV信号およびMASKEN信号に基づいて行われる、デコーダ部303から出力されるDECDIV信号の内容は、DIV信号に基づいて定まる。

メモリ604からのリードおよびメモリ604へのライトは別クロックで行 25 う。

図16は、図15のマッチドフィルタの動作を示すタイミングチャートであ

る。

データレジスタ202には、常に、受信データがシリアルに入力される。 時刻T1においてDATALOAD信号が有効化され、クロック信号に同期

した時刻T2のタイミングで、データレジスタ202に保持されているデータ

5 を逆拡散演算部203に取り込む。

時刻T2において、演算対象の伝搬遅延"0"の受信シンボルを逆拡散する ための拡散コードを逆拡散演算部203にセットし、逆拡散演算を行い、その 結果を、時刻T4まで保持する。

同じく、時刻T2のタイミングで、デコード回路303へのDIV信号が"0" 10 となり、また、積分区間選択回路203に与えられるMASKEN信号が無効 化される。これにより、逆拡散演算部203の出力は、積分区間選択回路20 3を通過して、そのまま出力される。

その結果、加算器305の出力は逆拡散演算部203の出力ビットの全てを 加算した出力となる。これが、図16におけるデータC2(0)である。

15 次に、時刻 T 3 において、レジスタ 6 0 3 に対して C 2 (0) が書き込まれる。

時刻T3において、MASKEN信号が有効化される。また、時刻T2において、DIV信号により、DECDIV信号の全てのビットがハイレベルとなる。よって、積分区間選択回路304の出力が全てロウレベルに固定される。

20 加算器 3 0 5 による加算結果は"0"となる。この加算結果が、図16のB2 (0)である。

演算器605からは、C2(0)からB2(0)を減算した結果A2(0)が出力される。

時刻T.2で、READ信号が有効となる。そして、時刻T.3において、メモ 25 り6.0.4からデータB.1(0)が出力される。

加算器606からは、A2(0)とB1(0)を加算した相関演算結果D2

(0) が出力される。

時刻T4において、メモリ604の同じアドレスにデータC2(0)を書き込む。

時刻T4以降の演算内容は、上で説明した内容の繰り返しである。

5 時刻T2から時刻T6までのDIV信号は、前掲の実施例と同じ働きをするが、2クロック周期であるところが前掲の実施例とは異なっている。

DECDIV1~DECDIV255は、DIV信号に基づいて、図16に 示すようなパターンで周期的に変化する。

本実施例のマッチドフィルタによれば、データ固定・コードスキャン方式の 10 相関演算結果を、2クロック毎に出力することができる。また、積分区間選択 回路を時分割使用することにより、限られたハードウエア資源を活用して、多 くの信号を処理することができる。

(実施の形態6)

図17は、本発明のマッチドフィルタの他の例の構成を示すブロック図であ 5 る。

本実施例のマッチドフィルタの機能は、図15のマッチドフィルタと同じである。つまり、積分区間選択回路を時分割で使用し、2クロック毎に相関値を 出力する。

ただし、図15の実施例では、積分区間選択回路304における積分区間を20 デコーダ303で制御していたが、本実施例では、シフトレジスタ704を用いて制御する。これにより、回路構成を簡素化することができる。

シフトレジスタ704は、初期値生成回路703が生成する初期値信号と、 LOAD信号およびSHIFTEN信号が与えられる。

初期値生成部703とシフトレジス夕部704の具体的な動作を図18を用 25 いて説明する。

データレジスタ202には、常に受信データがシリアル入力される。

まず、時刻T1においてDATALOAD信号が有効化される。クロック信号に同期した時刻T2のタイミングでデータレジスタ202に保持されているデータを逆拡散演算部203に取り込む。

時刻T2のタイミングで、演算対象の伝搬遅延"0"の受信シンボルを逆拡 5 散するための拡散コードを逆拡散演算部203に格納し、逆拡散演算を行い、 その結果を、時刻T4まで保持する。

時刻T1において、LOAD信号を有効化される。クロック信号に同期した時刻T2のタイミングで、初期値生成回路703が生成する初期値を、シフトレジスタ部704に取り込む。

10 時刻T2のタイミングで、SHIFTEN信号が無効化される。これにより、 時刻T3に、シフトレジスタ704のシフト動作が停止される。

同じく、時刻T2のタイミングで、積分区間選択回路304に入力されるMASKEN信号が無効化される。これにより、逆拡散演算部203から出力あれるデータとまったく同じデータが、積分区間選択回路304から出力される。

15 時刻T3のタイミングでSHIFTEN信号が有効化される。クロックに同期した時刻T4のタイミングで、シフトレジスタのシフト動作が有効となる。このようにして、2クロックに1回のシフト動作が実現される。

このように、本実施例では、積分区間選択回路を制御するデコーダ回路の代わりにシフトレジスタ回路を用い、積分区間選択回路の制御回路を簡素化することができる。実現されるマッチドフィルタの機能は、図15のマッチドフィルタと同じである。

(実施の形態7)

20

図19は、本発明のマッチドフィルタの他の例を示すプロック図である。

本実施例のマッチドフィルタの機能は、図17のマッチドフィルタと同じで 25 ある。ただし、図17のマッチドフィルタでは、相関演算結果Dを求めるため に、逆拡散演算された全ビットの積分値Cから、シフトレジスタ704で指定 された積分結果Bを減算して積分結果Aを算出しているため、回路構成がやや 複雑である。

そこで、本実施例では、積分区間を選択するシフトレジスタ704の出力を 反転する反転制御回路803を設け、シフトレジスタ704の出力ビットを部 分的に反転させることにより、早い段階で、積分値Aを算出する。これにより、 加算器やメモリ等をかなり削減でき、回路の簡素化を図ることができる。

5

20

図19から明らかなように、反転制御回路803を設けることにより、相関値を演算する最終段の回路の構成要素が、メモリ306と加算器309のみになり、回路構成が簡素化されている。

10 積分区間選択回路304の積分区間は、反転制御回路803の出力により決定される。反転制御回路803の出力データは、INV信号に基づき、シフトレジスタ704の出力ビットを反転させることにより得られる。

反転制御回路803の具体的な動作について、図20を用いて説明する。

データレジスタ202には、常に受信データがシリアルに入力されている。

15 まず、時刻T1においてDATALOAD信号が有効化される。クロック信号に同期した時刻T2のタイミングで、データレジスタ202に保持されているデータが逆拡散演算部203に取り込まれる。

時刻T2のタイミングで、演算対象の伝搬遅延"0"の受信シンボルを逆拡散する拡散コードを逆拡散演算部203にセットし、逆拡散演算を行い、その結果を時刻T4まで保持する。

時刻T1において、LOAD信号を有効化する。クロック信号に同期した時刻T2のタイミングで、初期値生成回路703の出力データを、シフトレジスタ部704に取り込む。

時刻T2のタイミングで無効化されたSHIFTEN信号は、時刻T3のタ25 イミングで、シフトレジスタ704のシフト動作を無効とする。

時刻T2のタイミングで、反転制御回路803に入力されるINV信号のレ

ベルをロウレベルに固定する。これにより、シフトレジスタ704から出力される全ビットが"1"であるデータが、そのまま積分区間選択回路203に対して与えられる。積分区間選択回路203からは、逆拡散演算部203の全タップの出力ビットと同じデータビットが出力される。加算器305は、これらのデータビットを加算する。この加算結果が、図20におけるA2(0)である。

5

10

25

時刻T3においては、INV信号をハイレベルに固定する。これにより、シフトレジスタ704が出力するオール"1"の信号が全ビットについて反転され、オール"0"のデータビットとなる。このオール"0"の信号が、積分区間選択回路304に与えられ、積分区間選択回路304からは逆拡散演算部203の全データビットの値がマスクされた、すべてがロウレベルであるデータ(オール"0"のデータ)が出力される。加算器305からは、図20のB2(0)として、"0"が出力される。

時刻T3において、メモリ306のADDRESS信号にて指定されるアド 15 レスから、データB1 (0) がリードされる。

その結果、加算器 3 0 9 からは、A 2 (0) とB 1 (0) を加算した相関演算結果D 2 (0) が出力される。

次に、図18の時刻T4において、メモリ306の同じアドレスに、データ B2(0)をライトする。

20 時刻T4以降の演算内容は、上で説明した内容の繰り返しである。

実施の形態5では、相関演算結果Dを求めるために逆拡散演算された処理区切りの区間の積分値Cからシフトレジスタ704で指定された積分結果Bを減算しての積分結果Aを算出していた。これに対し、本実施例では、積分区間を選択するシフトレジスタ704の出力を反転し、これにより、積分値Aも算出できるようにした。

図20において、DECDIV1~DECDIV255は、DIVに基づい

て、図20に示すようなパターンでもって周期的に変化する。

このように、本実施例によれば、積分区間選択回路を制御するシフトレジスタの出力の反転・非反転を制御する反転制御回路を設けることにより、加算器や記憶回路の数を削減することができる。

5 以上、本発明をいくつかの実施の形態に基づいて説明した。上述の説明では、 主に、CDMA通信の基地局に使用することを前提として説明したが、これに 限定されるものではない。例えば、移動局側で、あるデータ列に対して異なる 複数種類のコードとの相関を検出するような場合にも、本発明を容易に適用す ることができる。

10 以上説明したように、本発明によれば、データ固定・コードスキャンの相関 演算を行うことができ、したがって、遅延プロファイル演算が従来にくらべて 容易に高速化できる。すなわち、データの入力速度に起因する制約はなくなり、 純粋にマッチドフィルタを構成するハードウエアの最大の処理能力で演算処理 を行うことができる。

その結果、所定の演算をより小規模のマッチドフィルタ回路で実現することができる。よって、基地局のセル半径の大型化に容易に対応できる。また、移動局(携帯電話)において、異なる条件での遅延プロファイル演算処理を時分割で行うことができる。また、1シンボル以上の伝播遅延をカバーする場合も、1つのマッチドフィルタで対応できる。本発明によれば、回路規模が抑制されるので、スペースの削減を図ることができる。よって、LSIの小型化、さらにはシステムの小型化を実現できる。

この出願は、 2000年 3月31日にファイルされた、日本国の特許出願2000-099306に基づいており、その全ての内容は、ここに明確に記載されている。

15

20

本発明は、CDMA受信機における相関検出器(マッチドフィルタ)に適用することができる。

請求の範囲

- 1. 最大でXチップ (nは自然数) 相当の遅延をもつ受信信号について、遅延 プロファイルを作成することができる相関検出方法は、
- 5 前記受信信号のデータ列から、1シンボル相当のデータを切り出して固定する第1のステップと、

拡散コードの位相シフト量を0チップからXチップまで変化させることにより、1チップ単位の遅延をもつ拡散コードを連続的に生成し、生成された各拡散コードを前記固定されたデータに乗算して逆拡散結果を得ると共に、前記拡散コードの位相シフト量に応じて一義的に定まる受信信号のシンボルの仮想的な区切れを考慮して、積分区間を変更しながら、前記逆拡散結果についての積分を実行し、積分値を保存する第2のステップと、

前記固定された1シンボル相当のデータに隣接する、1シンボル相当のデータを新たに切り出して固定し、前記処理と同様の処理を実行する第3のステップと、

前記第2のステップおよび前記第3のステップで得られる、拡散コードの同じ位相シフト量に対応する積分値であって、前記受信信号のシンボルの仮想的な区切れを考慮した場合に、同じシンボルについての積分値であると考えられる積分値どうしを加算して、一つのシンボルに関する相関値を算出する第4のステップと、

算出されたシンボル単位の相関値どうしを比較し、最大の相関を示すものを 検出することにより、前記受信信号の実際の遅延量を検出する第5のステップ と、

を、含む。

10

15

20

25 2. 請求項1の相関検出方法において、

前記各ステップを一つのマッチドフィルタを用いて実行して、1シンボル相

当の時間よりも長い遅延をもつ受信信号の遅延プロファイルを作成する。

3. 相関検出方法は、

入力データを一時的に保持してデータを固定すると共に、その固定されたデ ータに対して、拡散コードの位相を変化させながら逆拡散を行うステップと、

5 前記拡散コードの位相シフト量に対応して一義的に定まるシンボルの区切り よりも前に位置する前半のシンボル部分と、後に位置する後半のシンボル部分 の各部分について、逆拡散結果を積分するステップと、

前記前半のシンボル部分についての積分結果を、先に実施された同様の処理の結果として保持されている、同じシンボルについての、前記拡散コードの同じ位相シフト量に対応する積分結果と加算し、一方、前記後半のシンボル部分についての積分結果は一時的に保持しておき、その保持されている積分結果を、次に同様の処理を実施した結果として得られる、同じシンボルについての、前記拡散コードの同じ位相シフト量に対応する積分結果に加算し、これによって、シンボル単位の相関を検出するステップと、

15 を、含む。

4. 請求項3の相関検出方法において、

検出されたシンボル単位の相関値どうしを比較し、最大の相関を示すものを 検出することにより、前記入力データの実際の遅延量を検出するステップを、 さらに有する。

20 5. 請求項3の相関検出方法において、

前記入力データとして、2以上の種類の信号が1チップ毎に交互に配置されて多重化されたシリアルデータを採用すると共に、多重度に応じてデータ処理のタイミングを制御することにより、前記2以上の種類の信号のうちの、相関検出の対象となる信号についてのみ前述の各ステップの処理を行う。

25 6. マッチドフィルタは、

入力データを蓄積する一時的保持回路と、

位相が1チップ単位でシフトされる拡散符号を連続的に生成する拡散コード 発生器と、

前記拡散符号を、前記一時的保持回路に保持された前記入力データに乗算する逆拡散演算回路と、

5 前記拡散コードの位相シフト量に対応して一義的に定まるシンボルの区切り よりも前に位置する前半のシンボル部分と、後に位置する後半のシンボル部分 の各々の部分について、逆拡散結果を積分する積分回路と、

前記後半のシンボル部分の積分結果を一時的に蓄積する蓄積回路と、

前記前半のシンボル部分に関する積分結果を、先に実施された同様の処理の 10 結果として前記蓄積手段に保持されている、同じシンボルについての、拡散コードの同じ位相シフト量に対応する積分結果に加算し、1つのシンボルについての相関値を出力する演算回路と、

を有する。

- 7. 請求項6のマッチドフィルタにおいて、
- 15 前記積分回路は、前記逆拡散演算回路の全出力ビットについて積分を行って 得られる積分結果から、前記後の部分の積分結果を減算することにより、前記 前の部分の積分結果を得る。
 - 8. マッチドフィルタは、

入力データを蓄積する一時的保持回路と、

20 位相が1チップ単位でシフトされる拡散符号を連続的に生成する拡散コード 発生器と、

前記拡散符号を、前記一時的保持回路に保持された前記入力データに乗算する逆拡散演算回路と、

前記逆拡散演算回路の出力の各ビットのデータを、最下位ビットあるいは最 25 上位ビットを起点として順に累積加算していき、その結果として得られる複数 の累積加算値を、並列に出力する累積加算演算部と、 前記累積加算演算部から出力される前記複数の累積加算値を選択するセレクタと、

前記逆拡散演算回路の全出カビットについて積分を行って得られる積分結果から、前記セレクタにより選択された累積加算値を減算することにより、前記拡散コードの位相シフト量に対応して一義的に定まるシンボルの区切りよりも前に位置する前半のシンボル部分についての逆拡散結果の積分値を算出する演算回路と、

前記前半のシンボル部分に関する前記積分値を、先に実施された同様の処理 の結果として取得されて保持されている、同じシンボルについての、拡散コー ドの同じ位相シフト量に対応する積分値に加算し、1つのシンボルについての 相関値を出力する演算回路と、

を有する。

5

10

15

25

9. 2以上の種類の信号が1チップ毎に交互に配置されて多重化されたシリアルデータから所定の幅のデータを切り出して固定し、この固定されたデータに対して、1チップ単位でシフト量が変化する拡散コードを連続的に乗算して逆拡散を行い、相関値を求めるマッチドフィルタは、

前記所定の幅のデータを蓄積する一時的保持回路と、

位相が1チップ単位でシフトされる拡散符号を連続的に生成する拡散コード 発生器と、

20 前記拡散符号を、前記一時的保持回路に保持された前記入力データに乗算する逆拡散演算回路と、

前記固定されたデータの多重度に応じて、データ処理のタイミングを制御することにより、実質的に、前記2以上の種類の信号のうちの、相関検出の対象となる信号についてのみに信号処理を施し、これにより、その相関検出の対象となる信号に関し、前記拡散コードの位相シフト量に対応して一義的に定まるシンボルの区切りよりも前に位置する前半のシンボル部分と、後に位置する後

半のシンボル部分の各々の部分について、逆拡散結果を積分して積分値を得る 積分回路と、

前記後半のシンボル部分の積分結果を一時的に蓄積する蓄積回路と、

前記前半のシンボル部分に関する積分結果を、先に実施された同様の処理の 5 結果として前記蓄積手段に保持されている、同じシンボルについての、拡散コードの同じ位相シフト量に対応する積分結果に加算し、1つのシンボルについての相関値を出力する演算回路と、

を有する。

20

- 10. 請求項9のマッチドフィルタにおいて、
- 10 前記積分回路は、シフトレジスタを用いて、積分を行う範囲を制御する。
 - 11. 請求項10のマッチドフィルタにおいて、


前記積分回路は、シフトレジスタと、前記シフトレジスタの出力ビットの反転・非反転を制御する反転/非反転制御回路と、を用いて積分を行う範囲を制御する。


- 15 12. 請求項6~請求項11のいずれかに記載のマッチドフィルタを具備し、 前記マッチドフィルタの相関検出結果に基づいて、同期獲得処理または同期追 従処理を行うCDMA受信装置。
 - 13. 請求項12記載のマッチドフィルタを用いてスペクトラム拡散変調信号について同期を獲得し、獲得した同期タイミングに基づいて通信制御を行う 移動体通信基地局装置。
 - 14. 請求項12記載のマッチドフィルタを用いてスペクトラム拡散変調信号について同期を獲得し、獲得した同期タイミングに基づいて通信制御を行う 移動体通信端末装置。

要約書

本発明は、マッチドフィルタを用いた相関検出方法に関する。本発明の相関検出方法では、受信データを固定し、拡散コードをスキャンするタイプの逆拡散演算を行う。そして、拡散コードの位相シフト量に対応して一義的に定まるシンボルの区切りよりも前に位置する前半のシンボル部分と、後に位置する後半のシンボル部分の各部分について逆拡散結果を積分し、前半のシンボル部分についての積分結果を、先に実施された同様の処理の結果として保持されている、同じシンボルについての、拡散コードの同じ位相シフト量に対応する積分結果と加算し、一方、後半のシンボル部分についての積分結果は一時的に保持しておき、その保持されている積分結果を、次に同様の処理を実施した結果として得られる、同じシンボルについての、前記拡散コードの同じ位相シフト量に対応する積分結果に加算し、これによってシンボル単位の相関を検出する。

THIS PAGE BLANK









図 2








図 4









DAn DAn+154 DAn+255	CO _n + 254 CO _n + 255	DA _{n-1} DA _n DA _n DA _{n+253} DA _{n+254}	CO _{n-1} CO _{n+254} CO _{n+253} CO _{n+254}		DA _{n-T} DA _{n-T+254} DA _{n-T+255}	CO_{n-1} $CO_{n-1+254}$ $CO_{n-1+254}$ $CO_{n-1+255}$	7 🔯
伝搬遅延 Ochip の 受信データ	対数コード	伝搬運延 1chip の 受信データ	拡散コード		伝搬遅延 Tchip の 受信データ	拡散コード	
	DAn DAn + 154	DA _n DA _{n+154} CO _{n+254} CO _{n+254} CO _{n+254}	DA _n DA _{n+1} CO _n CO _{n+254} CO _{n+254} CO _{n+254} DA _{n-1} DA _{n+263}	DA _n DA _{n+1} CO _n CO _{n+254} DA _{n-1} DA _n CO _{n+254}	DA _n - 1 DA _n - 1 DA _n - 254 DA _{n+254} DA _{n+254} DA _{n+255} DA _n	DA _n DA _{n+1} CO _n CO _{n+254} DA _{n-1}	DAn DAn+1 Con Con+234 Con+234 Con+234 Con+234 Con+234 Con-1 Con+233 Con-1+234 Con+234


<u>刻</u>




, ii, '

<u>※</u> ∞







図

12/22 D3(se1) Sez A3(se1) B3(se1) C3(se1) B3(seo) **S**e1] D3(5e0) (09S)EA D3(529) B3(259) 260] (83S)EA C3(528) \$29 A3(258) B3(258) C3(288) D3(S28) S58 (Y23(S57) B3(S57) C3(zez) D3(257) C3(526) (835)EB (85S)EA D3(S26) 257 <u>526</u> C3(See) D3(522) B3(see) D3(524) B3(524) A3(254) 222 C3(254) D3(523) C3(523) D3(252) C3(Ses) **A3(se1) B3(se1) C3(se1)** 252 C3(S20) D3(520) 521 (02S)EA (02S)EA 520 D3(5) B3⁽²⁾ (e) EA | [8 D3(4) B3(4) A3(4) 5 D3(3) C3(3) (E)EA B3(3) Þ B3⁽¹⁾ D3^(S) C3(S) (S)EA ε D3⁽¹⁾ C3(1) (1)EA 7 (0)EA $C3^{(0)}$ ī DS(eii) BS(e11) A2(511) 0 CS(511) DS(210) BS(e10) A2(510) DS(203) 210 CS(609) BS(509) (603)SA DS(508) CS(508) BS(508) AS(508) 609 CS(201) BS(507) (502)SA 528 DS(206) CS(200) BS⁽²⁰⁶⁾ 507] A2(506) 909 DS(se1) CS(281) BS(sei) Z62] [A2₍₂₆₁₎ BS(seo) AS(seo) 261 DS(seo) BS(259) A2(259) 260 DS(sea) | S56 | A2(255) | B2(255) | B2(255) | B2(257) | B2(257) | B2(257) | B2(258) BS(258) CS(258) DS(528) CS(SEX) CS(S28) $DS^{(Se2)}$ CS(S22) A2(254) BS⁽⁵²⁴⁾ 255 DS(Sed) CS(523) BS(253) A2(253) 524 $DS^{(Se3)}$ AS(ses) BS(ses) 523 CS(sei) A2(251) B2(251) 252 DS(520) CS(seo) 251 AS(250) BS(250) 220 CS⁽²⁾ **B**S⁽²⁾ $AS^{(5)}$

į Ġ Þ ε 7 L 0 222 524 253 252 221 520 9 Þ ε 7 T 0 74 175 522 524 253 252 DS(507) 221 520 ç ħ ε 7 DZ(258) Ŧ 0 **S22** S24 525 521 DS(ses) DS(sel) 220 Ğ $DS^{(2)}$ (1)SA (2)SA (2)SA (4)SA $CS^{(4)}$ 82(4) $DS^{(4)}$ 7 9 CS(3) BS⁽³⁾ ε Þ $DS^{(3)}$ $CS^{(S)}$ **B**2(2) 3 2 $DS^{(s)}$ $CS^{(i)}$ ī **B**S(1) DS(1) Ö $CS^{(0)}$ <u>@</u>SA ī DS(0) ō 受信データ入力 **DATALOAD NRITE, READ** DECDIV3
DECDIV3
DECDIV5
DECDIV250
DECDIV251
DECDIV252
DECDIV253
DECDIV253 ADDRESS DECDIV255 ပ $\boldsymbol{\omega}$

14.






図 13

	t····	[2]	[C3(se1)]	← pe	[B3(se1)	(tas)EA	[595]	D3(se1)
		7	C3(seo)	• d —	B3(seo)	A3(260)	[501]	D3(seo)
		[3]	C3(S29)	D3	B3(S28)	(63S)EA	[092]	D3(529)
	1	[2]	C3(S28)	sd —►	B3(528)	(85S)EA	[528]	D3(528)
		[·]	C3(257)	¹q —►	B3(257)	(Yas)EA	[828]	D3(S23)
	1 1	0	C3(S28)	• q —►	B3(52e)	(83S)EA	Z9Z	D3(526)
*****		[255]	C3(522)	→ DS22	B3(522)	(33S)EA	526	D3(522)
		S24]	C3(524)	→ DS24	B3(254)	(A3S)EA	522	D3(524)
		[223]	C3(523)	—— pse3	B3(253)	(E2S)EA	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	D3(523)
		[252]	C3(525)	→ pses	B3(252)	(Ses)EA	[223]	D3 ⁽⁵²⁵⁾
	<u> </u>	[251]	C3(251)	pseı	B3(se1)	(res)EA	[222]	D3(s21)
	<u> </u>	[520]	C3(seo)	— ps₂o	B3(seo)	(05S)EA	[521]"	D3(seo)
							[520]	
	· 	[2]	C3 ⁽²⁾	ne	L B3 ^(e)	(e)EA]	<u>.</u>	D3 ⁽²⁾
	++		C3(4)	•— p²	B3(4)	(a) EA	9	D3(4)
	·	[3]	C3 ⁽³⁾	- p3		(E)EA		
	· ··· ·····	2	C3(S)	zq →	B3 ^(S)	(s)EA	ε	D3(s)
	 		C3(1)	ıa →	(1)EB	(1)EA	<u>[2]</u>	D3(1)
. –		1 6 1		•— po	B3(ii)	(0)EA		D3 ⁽⁰⁾
ည	·	<u></u>	CS(611)	→ Dzes	[(113)SB]	(F13)SA	0	DS(s11)
⊉			CS(510)	→ D254		(012)SA	211	DS(510)
	· ···	[523]	CS(509)	— D263	BS(509)	(60a)SA	1510	DS(209)
	11	1252	CS(508)	Sez Dzez	BS(208)	A2(508)	609	DS(208)
	1	[521]	CS(507)	razd — -	BS(507)	(YOS) ZY	[528]	DS(203)
	1 1	[250]	CS(208)	— D250	BS(506)	(808)SA	Z09	DS(208)
*****		:		••••••	<u></u>		[905]	i
	1 1	: :	•					
••••	<u> </u>	ļ <u>.</u>		***************************************				
			CS(sei)	 Þ₂	[8S/(zez)]	(ras)SA	[262]	[DS(281)]
		7	CS(seo)	⊅q -	(cec) Z8	AS(seo)	[261]	DS(seo)
		3	CS(seo) CS(sea)	2 −− D4 −− D3	BS(sea)	(05S)SA (08S)SA	[Se1]	DS(259)
		3	CS(269) CS(269)	2d —► Ed —► D4	(SS(SS) (SSS) (OSS) (OSS)	(25)SA (259) (250)SA	[Se0] [Se0] [Se3]	DS(259)
		[3] [3] [4]	CS(269) CS(289) CS(289)	rd → 2d → 2d → b4 →	B2(256) B2(256) B2(269) B2(260)	(X2()SA (82S)SA (82S)SA (08S)SA	Sej Sej Sej Sej	DS(259) DS(259) DS(259)
		3 (5) (1)	CS(269) CS(269) CS(269) CS(269)	pd → pd →	B2(256) B2(259) B2(259) B2(259)	(825)SA (725)SA (825)SA (825)SA (085)SA	[261] [259] [259] [258]	DS(256) DS(259) DS(259) DS(259)
		3 \S \S \I \I \S \S \S \S \S \S \S \S \S \S \S \S \S	C2(256) C2(258) C2(258) C2(258) C2(258)	— pxee — pxee	(35(256) (35(256) (35(256) (35(259) (35(259) (35(259) (35(259) (35(250)	(225)SA (225)SA (225)SA (225)SA (225)SA (225)SA	[32] [328] [328] [328] [328]	DS(259) DS(259) DS(259) DS(250)
		3 3 5 5 5 5 7 7 7 7 7 7 7 7 7 7	C2(254) C2(259) C2(259) C2(259) C2(259)	— bzsd — bzsd — bzsd — bzsd — bzsd	B2(256)	(255)SA (255)SA (255)SA (255)SA (255)SA (255)SA (255)SA	[192] [393] [493] [493] [493] [993]	DS(259) DS(259) DS(259) DS(259)
		\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	C2(259) C2(259) C2(259) C2(259) C2(259)	624 → 6264 → 62	BZ(256) BZ(2	(e2s)SA (e2s)SA (e2s)SA (e2s)SA (res)SA (e2s)SA (e2s)SA (e2s)SA	[361] [362] [362] [362] [362] [362] [364]	DS(259) DS(259) DS(259) DS(259) DS(259)
		\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	C2(255) C2(256) C2(256) C2(256) C2(256) C2(256)	— pses — pses — pses — pses — pses — pses — pses	BZ(253)	(825)SA (825)SA (825)SA (825)SA (825)SA (825)SA (825)SA (825)SA (825)SA	Sep Sep	DS(255)
		\$3 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2	C2(255) C2(255) C2(256) C2(256) C2(256) C2(256)	— bzez — bzez — bzez — bzez — bzez — bzez — bzez — bzez	B2(255)	(125)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA	Sep Sep	D2(25)
		\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	C2(255) C2(256) C2(256) C2(256) C2(256) C2(256)	— pses — pses — pses — pses — pses — pses — pses	BZ(253)	(825)SA (825)SA (825)SA (825)SA (825)SA (825)SA (825)SA (825)SA (825)SA	Sep	DS(255)
		\$3 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2 \$2	C2(255) C2(255) C2(256) C2(256) C2(256) C2(256)	— bzez — bzez — bzez — bzez — bzez — bzez — bzez — bzez	B2(255)	(125)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA	Sep Sep	D2(25)
		\$\\ \tau \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	C2(250) C2(251) C2(253) C2(254) C2(254) C2(255) C2(255) C2(256) C2(256) C2(256)	— Dzen	B2(259) B2(2	(025)SA (125)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA (225)SA	Sep Sep	D2(250) D2(251) D2(253) D2(253) D2(253) D2(253) D2(253) D2(253)
		\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	C2(259)	— Dzen	BZ(55)	(6)SA (005)SA (105)SA	(SEQ) (SEQ)	DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250) DZ(250)
		\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	C.Z.(259) C.Z.(250) C.Z.(250) C.Z.(250) C.Z.(250) C.Z.(250) C.Z.(2	D250 → D250	BZ(65)	(4) SA (5) SA (185) SA	192 193 193 193 149 149 193 193 193 193 193 193 193 19	DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25)
		\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	CS(259)	24 → b4 → b4 → b4 → b4 → b4 → b560 → b263 → b264 → b264 → b264 → b264 → b264 → b264 → b464 →	BZ(s) BZ(s) BZ(s2) BZ(s2) BZ(s2s)	(e)SA (e)SA (e)SA (oss)SA (res)SA	[192] [092] [692] [892] [292] [992] [892] [892] [892] [903] [903]	DZ(26) DZ(26) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25)
		\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	CS(25)	24 → b4 → b4 → b4 → b56 → b26	BZ(s) BZ(s) BZ(s2) BZ((5)SA (6)SA (6)SA (6)SA (6)SA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA	(192) (193)	DZ(25) DZ(26) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25)
21 		\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	CS(250)	2d → 2d →	BZ(ss)	(c)SA (e)SA (e)SA (e)SA (e)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA	September Sept	D2(25)
1 ₇₂ T3		\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	CS(25)	24 → b4 → b4 → b4 → b56 → b26	BZ(s) BZ(s) BZ(s2) BZ((5)SA (6)SA (6)SA (6)SA (6)SA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA (7)SSA	September Sept	DZ(25) DZ(26) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25) DZ(25)
T1 T2 T3		\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	CS(250)	2d → 2d →	BZ(ss)	(c)SA (e)SA (e)SA (e)SA (e)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA	September Sept	D2(25)
T1 T2 T3		\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	CS(250)	2d → 2d →	BZ(ss)	(c)SA (e)SA (e)SA (e)SA (e)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA	September Sept	D2(0) D2(0
T1 T2 T3	9λτ)	\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	CS(25) CS(25) CS(25) CS(25) CS(25) CS(25) CS(27)	2d → 2d →	BZ(13)	(9)SA (1)SA (1)SA (1)SA (1)SA (1)SA (1)SSA (1)SSA (1)SSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSSA (1)SSSSSSA (1)SSSSSSA (1)SSSSSSA (1)SSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSS	September Sept	D2(0) D2(0
T1 T2 T3	データ入力	\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	CS(250)	2d → 2d →	BZ(ss)	(c)SA (e)SA (e)SA (e)SA (e)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA (ces)SA	September Sept	D2(0) D2(0
T1 T2 T3	受信データ入力 C C C C C C C C C C C C C C C C C C C	\$\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	CS(25) CS(25) CS(25) CS(25) CS(25) CS(25) CS(27)	2d → 2d →	BZ(13)	(9)SA (1)SA (1)SA (1)SA (1)SA (1)SA (1)SSA (1)SSA (1)SSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSA (1)SSSSSSA (1)SSSSSSA (1)SSSSSSA (1)SSSSSSA (1)SSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSS	September Sept	DS(25) DS(25) DS(25) DS(25) DS(26)

巡 17




	I II I I	i		į	;	į	:
<u> </u>	· _ 	B3(s58)	·······	 	: [C3 ⁽⁵²⁸⁾]	: 	
	<u> </u>	C3(258)	S2S			Value	
		B3(257)	752	B2(257)	C3(s2)	(52)EA	(753)EQ
		B3(see)	S26	B2(256)	C3(see)	(35S)EA	D3(256)
<u> </u>		B3(see) (C3(see)	$\geq \leq \perp$	B2(255)	(C3(S22)	(33S)EA	D3(see)
		C3(522)	S25				
		B3(524)	L_[224]	BS(254)	C3(524)	(A3)(EA)	D3(524)
1523		B3(253)	L. 523	BS(sea)	C3(se3)	(E3S)EA	D3(523)
		C3(Se3)	. الحجا		!. <u></u>	الــــا	<u></u>
		B3(s)	z _	82(s)	_C3 ^(s) _	(s)EA	
		B3(1)		BS(i)	C3 ⁽¹⁾	(t)EA	D3(1)
		C3(1)	<u> </u>	B2(₀₎]	C3 ⁽⁰⁾	(0)EA	
		C3 ⁽⁰⁾					
		BS(e11) CS(e11)	115	(tta) r B	CS(511)	(rra)SA	DS(611)
		BS(510)	210	(013) LB	CS(610)	(013)SA	DS(510)
1-	╌┼┈╌┦┌──┤┈┈┼┈	BS(509)	.}- !_</td <td>(60s) F B</td> <td>CS⁽⁵⁰⁹⁾</td> <td>(603)SA</td> <td>DS(609)</td>	(60s) F B	CS ⁽⁵⁰⁹⁾	(603)SA	DS(609)
		CS(509)	. 206				
	·· {┍╼┹ }····· }		;	::::::::::::::::::::::::::::::::::::::		; TT:::::::::::::::::::::::::::::::::::	1.762343
		CS(S28)		B1 ₍₂₅₈₎	[[826/2]	(885S) SA	DS(258)
		CS(257)		B1(257)	CS(SEJ)	(Yes)SA	DS(Se7)
		BS(see)		B1 (256)	CS(256)	(S2S) A	DS(see)
<u> </u>		CS(see) BS(see)	.>- L</td <td>B4^(see)</td> <td>CS^(seg)</td> <td>(55S)SA</td> <td>DS(522)</td>	B4 ^(see)	CS ^(seg)	(55S) SA	DS(522)
		CS(522)			7:		
		BS(Se4)	. 524	B1 (254)	CS(254)	A2(254)	DS(S24)
523		CS(253)	523	B1 (sas)	CS(263)	(E3S)ZA	DS(253)
		CS(Se3)					
5		BZ(s)		B1 ^(s)	_CS ^(s)	(s)SA	_DS ^(s)
		CS(s) BS(t)		B1(1)	CSm	(1)SA	DS(1)
					1		
4		CS(i)			4. 	7.	
F 0 1		B2(0)	0		CS(iii	(0)SA	DS(0)
		CS(0)	0	B1(0)	C\$(0)	(0)SA	
<u>∵</u> ∤∤.∟–	2 8 8 7 5	CS(0)			CS [©]	(0)SA	DS@
<u>∵</u> ∤∤.└ ¬	201V2 201V3 31V254 31V254	CS(0)					
<u>├</u>	DECDIV2 DECDIV253 DECDIV254 DECDIV255	CS(0)	ا <u>ب</u> کا	WRITE by Control of the control of t	<u> CS∭ </u> 		




ラデッターグ

, ' (415. · · · · · ·




<u>巡</u> 18

n town to



20/22

図






図 22A




図 22B